### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-167589

(P2001-167589A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.Cl. <sup>7</sup>	識別記号	FΙ	テーマコード(参考)
G11C 16/02		G11C 17/00	6 1 1 E
16/06			6 1 1 A
			6 3 4 Z
			6 3 4 A
			6 3 6 Z
	審査請求	未請求 請求項の数9	OL (全 14 頁) 最終頁に続く
(21)出願番号	特願2000-334987(P2000-334987)	(71)出顧人 390019	9839
		三星電	子株式会社
(22)出顧日	平成12年11月1日(2000.11.1)	大韓民	民国京畿道水原市八達区梅灘洞416
		(72)発明者 金 棉	<b>刺 焕</b>
(31)優先権主張番号	1999P-47959	大韓民	民国ソウル市麻浦区玄石洞4-4番地
(32)優先日	平成11年11月1日(1999.11.1)	(72)発明者 權 貸	千
(33)優先権主張国	韓国(KR)	大韓民国京畿道成南市盆堂区丁字洞122番	
		地サ	ナンロックタウン ウーサンアパート
		325##	801日

(74)代理人 100086368


弁理士 萩原 誠

### (54) 【発明の名称】 不揮発性半導体メモリ装置およびそのプログラム方法

### (57)【要約】

【課題】 プログラム以後しきい値電圧間のマージンを一定に維持させる不揮発性半導体メモリ装置およびそのプログラム方法を提供する。

【解決手段】 ビットラインと、このビットラインに対して垂直に配列された複数本のワードラインと、前記ビットラインと前記ワードラインの交差領域にそれぞれ配列された複数個のメモリセルと、それぞれが対応する入出力ラインに接続され、データをラッチする少なくとも2つのラッチを有する貯蔵回路と、前記ラッチにラッチされたデータの論理状態によりプログラム動作で前記ビットラインをプログラム電圧及びプログラム禁止電圧のうちの一つに設定するプログラムデータ判別回路とを含む。



【特許請求の範囲】

【請求項1】 ビットラインと、

このビットラインに対して垂直に配列された複数本のワ

1

前記ビットラインと前記ワードラインの交差領域にそれ ぞれ配列された複数個のメモリセルと、

それぞれが対応する入出力ラインに接続され、データを ラッチする少なくとも2つのラッチを有する貯蔵回路 と、

前記ラッチにラッチされたデータの論理状態によりプロ グラム動作で前記ビットラインをプログラム電圧及びプ ログラム禁止電圧のうちの一つに設定するプログラムデ ータ判別回路とを含むことを特徴とする不揮発性半導体 メモリ装置。

前記プログラムデータ判別回路は、ラッ 【請求項2】 チにそれぞれラッチされたデータの論理状態のうち少な くとも一つが選択されたメモリセルのプログラムを示す ときに前記ビットラインをプログラム電圧に設定し、前 記ラッチにそれぞれラッチされたデータの論理状態が前 記選択されたメモリセルのプログラム禁止を示すときに 前記ビットラインをプログラム禁止電圧に設定すること を特徴とする請求項1に記載の不揮発性半導体メモリ装 置。

【請求項3】 前記プログラムデータ判別回路は、前記 ラッチにそれぞれラッチされたデータをそれぞれ受け入 れる入力端子及び出力端子を有するNORゲートと、前 記ビットラインと前記NORゲートの出力端子との間に 接続され、制御信号によりスイッチオン/オフされるス イッチトランジスタとを含んでおり、前記制御信号はプ ログラム動作のみで活性化されることを特徴とする請求 30 項2に記載の不揮発性半導体メモリ装置。

【請求項4】 電源電圧と前記ピットラインとの間に接 続され、プログラム検証動作で基準電圧に応答して前記 ビットラインに一定の電流を供給する負荷トランジスタ

前記プログラム検証動作で、ラッチ活性化信号に応答し て前記ビットラインの電圧レベルにしたがって前記貯蔵 回路にラッチされたデータの論理状態を反転させ、ある いはそのまま維持させる貯蔵制御回路とを付加的に含む ことを特徴とする請求項3に記載の不揮発性半導体メモ 40 リ装置。

【請求項5】 前記ワードラインに対して垂直に配列さ れた他のビットライン及び、ビットライン選択信号に応 答して前記ビットラインのうちいずれか一つを選択する ビットライン選択回路を付加的に含んでおり、選択され ないビットラインはプログラム及びプログラム検証動作 で前記ビットライン選択回路により前記電源電圧にバイ アスされ、前記選択されたビットラインはプログラム動 作で前記ラッチにラッチされたデータの論理状態により 前記プログラムデータ判別回路を通じてプログラム電圧 50 タの永久メモリとして論議されてきた。

とプログラム禁止電圧のうちの一つに設定されることを 特徴とする請求項4に記載の不揮発性半導体メモリ装 置。

【請求項6】 前記プログラム電圧は接地電圧レベルを 有し、前記プログラム禁止電圧は電源電圧レベルを有す ることを特徴とする請求項5に記載の不揮発性半導体メ モリ装置。

【請求項7】 前記ラッチにそれぞれ接続されると、前 記ラッチにプログラムされるデータビットがローディン グされる前に初期化信号に応答して前記ラッチをそれぞ れ初期化させる初期化トランジスタを付加的に含むこと を特徴とする請求項6に記載の不揮発性半導体メモリ装 置。

【請求項8】 前記ラッチにラッチされたデータビット は一連のプログラムサイクルで選択されたメモリセルに プログラムされ、前記各プログラムサイクルは前記プロ グラム動作及び前記プログラム検証動作で構成されるこ とを特徴とする請求項7に記載の不揮発性半導体メモリ 装置。

【請求項9】 マルチステート不揮発性半導体メモリ装 置のプログラム方法において、

選択されたメモリセルにプログラムされる複数のデータ ビットの情報を貯蔵回路にローディングする段階と、

前記貯蔵回路のデータビットのうち少なくとも一つが前 記選択されたメモリセルのプログラムを示すかどうかを 判別する段階と、

前記少なくとも一つのデータビットが前記選択されたメ モリセルのプログラムを示すとき、選択されたビットラ インをプログラム電圧に設定し、前記貯蔵回路のデータ ビットがすべて前記選択されたメモリセルのプログラム 禁止を示すとき、前記ビットラインをプログラム禁止電 圧に設定する段階とを含むことを特徴とするプログラム 方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体メモリ装置に 関し、特にセル当たり複数のビット情報を貯蔵する不揮 発性半導体メモリ装置およびそのプログラム方法に関す るものである。

[0002]

【従来の技術】不揮発性半導体メモリ装置はマスクRO M装置、電気的にプログラム可能なROM(EPRO M)装置、電気的に消去及びプログラム可能なROM (EEPORM)装置、そして電気的に消去及びプログ ラム可能なフラッシュROM(flash-EEPROM)装 置に分けられる。このようなメモリ装置のうち、電気的 に消去及びプログラム可能なフラッシュROM装置は貯 蔵されたデータを一瞬に消去することにより、情報の電 気的な変化が得られるということで、個人用コンピュー

【0003】一般のフラッシュメモリ装置において、メ モリセルは2つの情報貯蔵状態、すなわち"オン"状態 と"オフ"状態のうちの一つを有する。1ビット情報は 各メモリセルのオンまたはオフ状態に定義される。上記 のメモリ装置にNビットデータ(Nは2またはそれより 大きい自然数)を貯蔵するためには、N個のメモリセル が必要である。1ビットメモリセルを有するメモリ装置 に貯蔵されるデータビット数を増加しようとするとき、 このようなメモリセルの数も比例して増加する。

【0004】1ビットメモリセルに貯蔵された情報はメ モリセルのプログラムされた状態により決定される。メ モリセルの情報貯蔵状態はしきい値電圧により決定され る。言い換えれば、メモリセルは異なるしきい値電圧に より異なる情報貯蔵状態を有する。マスクROMにおい ては、セルトランジスタのしきい値電圧の差はイオン注 入を用いてセルトランジスタをプログラムすることで得 られる。EPROM、EEPROM、そしてフラッシュ EEPROM装置においては、セルトランジスタのしき い値電圧の差はメモリセルのフローティングゲート内に 異なる量の電荷を貯蔵することで得られる。

【0005】具体的に、各メモリセルトランジスタはソ ース及びドレイン領域間のチャンネル領域上に薄く形成 される上部層及び下部層を有する。この上部層は制御ゲ ートと呼ばれる。下部層は制御ゲート及びチャンネル領 域間の絶縁物質により取り囲まれている。この下部層は 電荷貯蔵領域としてフローティングゲートと呼ばれる。 したがって、各メモリセルに貯蔵される情報の状態はメ モリセルのしきい値電圧により区別することができる。

【0006】メモリ装置のメモリセルに貯蔵される情報 を読み出すためには、プログラムされたメモリセルの情 30 報貯蔵状態を点検しなければならない。選択されたメモ リセルから貯蔵情報を読み出すために要求される信号は デコーダ回路により選択されたメモリセルに関連した回 路に印加される。その結果、メモリセルの貯蔵情報を示 す電流または電圧信号をビットラインから得ることがで きる。このように得られた電流または電圧信号を測定す ることにより、メモリセルのプログラムされた情報が判 別可能である。

【0007】このようなメモリ装置はメモリセルがビッ トラインに接続される状態によりNOR型またはNAN D型メモリセルアレイ構造を有する。NOR型メモリセ ルアレイにおいて、メモリセルはビットラインと接地ラ インとの間にそれぞれ接続される。NAND型メモリセ ルアレイにおいて、メモリセルはビットラインと接地ラ インとの間に直列に接続される。選択トランジスタと共 に一つのビットラインに直列接続された複数のメモリセ ルをストリングと称し、選択トランジスタはメモリセル のストリングを選択するために使用される。この選択ト ランジスタは直列接続されたメモリセルと関連ビットラ

リング選択トランジスタ)と、直列接続されたメモリセ ルと接地ラインとの間に配列される第2トランジスタ (または接地選択トランジスタ) を含む。

【0008】NAND型メモリ装置に貯蔵された情報を 読み出すとき、選択されたストリングの選択トランジス タはオン状態にスイッチされる。なお、選択されたメモ リセルの制御ゲートに印加される電圧より高い電圧が選 択されないメモリセルの制御ゲートに印加される。その 結果、選択されないメモリセルは選択されたメモリセル に比べて少ない等価抵抗成分を有する。関連ビットライ ンからストリングを通じて流れる電流の大きさはストリ ングの選択されるメモリセルに貯蔵された情報による。 選択されたメモリセルに貯蔵された情報に対応する電流 または電圧は感知増幅器としてよく知られている感知回 路により感知される。

【0009】チップサイズの増加なしにメモリ装置の情 報貯蔵能力を向上するための多くの方法が提案されてき た。例えば、各メモリセルに少なくとも2ビットの情報 を貯蔵する。一般に、メモリセルは1ビット情報を貯蔵 する。しかし、2ビット情報が一つのメモリセルに貯蔵 されるとき、メモリセルは"00"、"01"、"1 0"、または"11"にプログラムされる。したがっ て、メモリセルに1ビット情報が貯蔵されるメモリ装置 に比べると、メモリ装置は同一の数のメモリセルを持 ち、2倍の情報が貯蔵可能である。メモリセル当たり2 ビットを貯蔵するとき、各メモリセルのしきい値電圧が 4つの異なる値のうちいずれか一つを有するようにプロ グラムされるマルチステート (マルチレベルまたはマル チビット)メモリ装置が提供される。メモリセル当たり 容量が2倍になるので、同一のメモリ容量を提供する一 方、チップサイズは減少可能である。メモリセル当たり 貯蔵されるビット数が増加するにしたがってマルチステ ートメモリ装置のデータ貯蔵容量は増加する。

【0010】図1は、NAND型フラッシュEEPRO Mセルを利用してメモリセル当たり2ビット情報を貯蔵 する従来技術によるメモリ装置を示す回路図である。同 図のメモリ装置は米国特許番号第5,768,188の

[MULTI-STATE NON-VOLATILE SEMICONDUCTOR MEMORY AN D METHOD FOR DRIVING THE SAME」に開示されている。 この特許に開示された図1のメモリ装置はそれぞれが複 数の直列接続されたメモリセルを有する2つのメモリセ ルストリングを含んでおり、各メモリセルストリングに 関連した2つのビットラインを示す。より多くのメモリ セルストリングとビットラインが使用されうることは、 この分野で熟練した者には分かることであろう。図1に おいて、各ストリングのメモリセルは参照符号T1-2 ~T1-5またはT1-8~T1-11でそれぞれ示す。 選択トランジスタT1-1またはT1-7は各ストリング と関連したビットラインBL1またはBL2間に接続さ インとの間に配列される第1トランジスタ(またはスト 50 れる。選択トランジスタは関連したストリングとビット

5

ラインを相互に接続するために選択的にターンオンされる。他の選択トランジスタT1-6またはT1-12は各ストリングと共通ソースラインCSLとの間に配列され、ストリング共通ソースラインCSLとの間の接続を選択的に転換する。空乏型トランジスタD1-1またはD1-2は高電圧の印加を防ぐために各ビットラインに接続されている。

【0011】ビットライン選択トランジスタS1-1ま たはS1-2は各ビットラインに接続されている。各ビ ットライン選択トランジスタはビットライン選択信号A 9またはA9bに応答して各ビットラインを選択する。 信号ラインBLLVLは伝達トランジスタTM1-1、 TM1-2を通じてビットラインのそれぞれに接続され ている。各伝達トランジスタはビットラインが選択され ないとき、印加されたビットライン選択信号A9、A9 bに応答して信号ラインBLLVLからの信号を関連し たビットライン (すなわち、選択されないビットライ ン) に印加する。この信号はプログラム及び読出し動作 で選択されないビットラインにプログラム禁止電圧(例 えば、電源電圧Vcc)を供給する一方、消去動作でフ ローティング状態に維持される。トランジスタT1-1 3 は読出し動作で選択されたビットラインに定電流を供 給するためにビットラインに共通に接続されている。図 1のメモリ装置は各ビットラインに関連したラッチ型感 知増幅器 I 1-1、 I 1-2 または I 1-3、 I 1-4 を含 む。感知増幅器はプログラム動作で外部から印加される データをラッチし、関連したビットラインにラッチされ たデータに対応する電圧を供給し、読出し動作で読み出 されたデータをラッチする。

【0012】複数個のトランジスタT1-17、T1-1 8、T1-19、T1-21、T1-22、T1-23が設 けられ、読出し動作で選択されたビットラインのレベル にしたがって感知増幅器のラッチ状態を反転させ、ある いはそのまま維持させる。このような機能は、ラッチ活 性化信号 φ V 2 、 φ V 1 、 φ R 1 により制御される。こ のラッチ活性化信号 φ V 2、 φ V 1、 φ R 1 は読出し動 作が開始され、所定時間が経過した後、ラッチ状態の反 転が要求される時点でパルス形態に活性化される。トラ ンジスタT1-15はビットラインに接続されている。 このトランジスタT1-15はビットラインを接地電圧 状態に維持させる一方、読出し動作が遂行される直前に ラッチを初期化させる。このトランジスタT1-15は 信号DCBにより制御される。トランジスタT1-1 4、T1-16はビットラインBL1、BL2にそれぞ れ接続される。トランジスタT1-14、T1-16はプ ログラム動作が遂行されるときにターンオンされ、ラッ チされるデータをビットラインBL1、BL2に伝達す る。このトランジスタT1-14、T1-16は制御信号 PGM1、PGM2によりそれぞれ制御される。

【0013】図2は、プログラムされたデータによるメ

6

モリセルのしきい値電圧の分布を示すものである。同図に示すように、プログラムされるメモリセルは-2.0 Vより低いしきい値電圧分布("11"の2ビットデータを示す)、 $0.4 V \sim 0.8 V$  範囲のしきい値電圧分布("10"の2ビットデータを示す)、 $1.6 V \sim 2.0 V$  範囲のしきい値電圧分布("01"の2ビットデータを示す)、そして $2.8 V \sim 3.2 V$  範囲のしきい値電圧分布("00"の2ビットデータを示す)のうちいずれか一つを有する。このようなしきい値電圧分布を基にして一つのメモリセルに4つの異なる状態でデータが貯蔵される。

【0014】図3及び図4は、プログラム及びプログラム検証動作に関連した信号の波形を示す。プログラムサイクルはプログラム動作とプログラム検証動作を含む。プログラム動作ではメモリセルのフローティングゲートに電子が注入され、プログラム検証動作ではプログラムされたメモリセルそれぞれが要求されるしきい値電圧を持つかどうかが検証される。プログラム動作及びプログラム検証動作は選択されたメモリセルがすべて要求されるしきい値電圧を持つまで反復される。このような動作が反復される回数はメモリ装置で決定される適正値に制限される。F-Nトンネル(Fowler Nordheim tunneling)を利用して選択されたメモリセルをプログラムするためには、例えば、 $14V\sim19V$ の高電圧がセルの制御ゲートに印加される一方、セルのチャンネルは接地電圧レベルに維持される。

【0015】したがって、比較的強い電界がフローティ ングゲートとチャンネルとの間に加えられる。この電界 により、フローティングゲートとチャンネルとの間に形 成される酸化膜を通じてフローティングゲートとチャン ネルとの間にトンネリングが生じる。チャンネルに存在 する電子はフローティングゲートに移動し、その結果、 これら電子はフローティングゲートに蓄積される。フロ ーティングゲートに電荷が蓄積されるにしたがって、セ ルのしきい値電圧が高くなる。複数のデータセルを構成 するメモリ装置の場合、データセルに対するプログラム 動作は個別的に遂行されるのではなく、同時に遂行され る。しかし、メモリセルは異なるしきい値電圧、すなわ ち異なるプログラムを必要とする。そのため、一度のプ ログラム動作が遂行された後、メモリセルが要求される 状態に到達したかどうかを検証する必要があり(プログ ラム検証)、十分にプログラムされたメモリセルに影響 を与えず (プログラム禁止)、不十分にプログラムされ たメモリセルに対するプログラム動作を遂行する必要が ある。このプログラム動作及びプログラム検証動作は選 択されたメモリセルがすべて要求されるしきい値電圧に 到達するまで繰り返す。図1のメモリ装置において、選 択されたワードライン (ワードラインは図1に参照符号 WL1~WL16で示す)に接続されるメモリセルのう 50 ち半分が上記したようにプログラムされる。

7

【0016】従来技術によるプログラム動作及びプログラム検証動作は図3のタイミング図に基づいて詳細に説明される。この分野で通常の知識を有する者にはよく知られているように、プログラム動作が遂行される前にすべてのメモリセルのしきい値電圧はよく知られている消去方法により負のしきい値電圧を有する。消去動作の一例が米国特許番号第5,841,721の「MULTI-BLOCK ERASE AND VERIFICATION IN A NONVOLATILE SEMICONDUC TOR MEMORY DEVICE AND A METHOD THEREOF」に開示されている。

【0017】まず、ビットライン選択信号A9、A9bにより2つのビットラインBL1、BL2のうちの一つのビットラインBL1が選択されるとき、ラインBLLVLからの電源電圧Vccが選択されないビットラインBL2に即加される。その結果、選択されないビットラインBL2に関連したメモリセルがプログラムされるのを防ぐことができる。選択されないビットラインに電源電圧Vccを供給するプログラム禁止技術は、この分野で熟練した者にはよく分かることであろう。

【0018】その次に、プログラムされるデータが前記選択されたビットラインBL1に関連したラッチQ2、Q1にローディングされる。 "00"のデータがラッチQ2、Q1にローディングされると仮定する。この仮定下で、図3の第1プログラムサイクル(A)が始まると、ラッチQ1を選択するための信号PGM1が論理 "ロー"レベルから論理 "ハイ"レベルに遷移する。これにより、選択されたビットラインBL1はトランジスタT1-16を通じて接地電圧レベルを有する。この後、選択されたメモリセルが接続される選択されたワードラインに高電圧が印加される。所定の時間が経過した後、選択されたメモリセルが要求されるしきい値電圧(例えば、 $0.4V\sim0.8V$ )までプログラムされたかどうかを検証するためのプログラム検証動作が遂行される。

【0019】プログラム検証のための感知動作が遂行さ れるとき、信号PGM1、PGM2、BLLVLは論理 "ロー"レベルにそれぞれ維持される。選択されたメモ リセルが十分にプログラムされないと、ビットラインB L 1 は前記感知動作の結果として続けて接地電圧レベル に維持される。このとき、選択されたビットラインBL 1とラッチQ1の論理状態はすべて論理 "ロー"レベル なので、トランジスタT1-19、T1-20はターンオ フされる。したがって、図3に示すように、プログラム 検証区間内でラッチ活性化信号。V1がパルス形態に活 性化してもラッチQ1の論理状態は反転されない。そし て、このラッチQ1によるプログラム動作及びプログラ ム検証動作は選択されたメモリセルが十分にプログラム されるまで、または定められたプログラム回数だけ反復 的に遂行される。第1プログラムサイクル (A) が終了 した後、選択されたメモリセルは図6(C)及び図6

8

(D) に示すように、"10"のデータに対応する0. 4V~0.8Vのしきい値電圧分布を有する。

【0020】図3の第2プログラムサイクル(B)が始まると、"0"がラッチされているラッチQ2を選択するための信号PGM2が論理"ロー"レベルから論理"ハイ"レベルに遷移する。これにより、選択されたビットラインBL1はトランジスタT1-14を通じて接地電圧レベルを有する。この後、選択されたメモリセルが接続される選択されたワードラインに高電圧が印加される。所定の時間が経過した後、選択されたメモリセルが要求されるしきい値電圧(例えば、 $1.6 V \sim 2.0 V$ )までプログラムされたかどうかを検証するためのプログラム検証動作が遂行される。

【0021】プログラム検証のための感知動作が遂行さ れるとき、信号PGM1、PGM2、BLLVLは論理 "ロー"レベルにそれぞれ維持される。選択されたメモ リセルが十分にプログラムされると、ビットラインBL 1は感知動作の結果として続けて電源電圧レベルとな り、その結果、トランジスタT1-17はターンオンさ れる。このとき、図3に示したように、第2プログラム サイクル (B) のプログラム検証区間内でラッチ活性化 信号 4 V 2 がパルス形態に活性化されると、ラッチQ 2 の論理状態は "0" から "1" に反転される。一方、選 択されたメモリセルが十分にプログラムされないと、こ の選択されたビットラインBL1は接地電圧レベルに維 持され、その結果、ラッチQ2の状態は反転されない。 この場合、ラッチQ2によるプログラム動作及びプログ ラム検証動作は選択されたメモリセルが十分にプログラ ムされるまで、または定められたプログラム回数だけ反 復的に遂行される。第2プログラムサイクル(B)が終 了した後、選択されたメモリセルは図6(C)及び図6 (D) に示すように、"O 1"のデータに対応する1. 6 V~2.0 Vのしきい値電圧分布を有する。

【0023】プログラム検証のための感知動作が遂行されるとき、信号PGM1、PGM2、BLLVLは論理 "ロー"レベルにそれぞれ維持される。選択されたメモリセルが十分にプログラムされると、ビットラインBL1は感知動作の結果として続けて電源電圧レベルとなり、その結果、トランジスタT1-19はターンオンさ

れる。このとき、ラッチQ2の状態が"1"なので、トランジスタT1-20もターンオンされる。したがって、図3に示したように、第3プログラムサイクル

(C) のプログラム検証区間内でラッチ活性化信号  $\phi$  V 1 がパルス形態に活性化されると、ラッチ Q 1 の論理状態は"0"から"1"に反転される。第 3 プログラムサイクル (C) が終了した後、図 6 (C) 及び図 6 (D) に示すように、前記選択されたメモリセルは"00"のデータに対応する、すなわち目標値である 2.8 V  $\sim$  3.2 V のしきい値電圧分布を有する。

【0024】 "01" のデータがラッチQ2、Q1にローディングされた場合、プログラム及びプログラム検証動作は次のようである。第1プログラムサイクル(A)が始まると、図3に示したようにラッチQ1を選択するための信号PGM1が論理 "ロー"レベルから論理 "ハイ"レベルに遷移する。これにより、選択されたビットラインBL1はトランジスタT1-16を通じて電源電圧レベルを有する。したがって、選択されたビットラインBL1がプログラム禁止状態の電源電圧レベルに無力で、選択されたメモリセルは第1プログラムサイクル(A)が終了した後、選択されたオクル(A)が終了した後、選択されたサイクル(A)が終了した後、選択されわちでリセルのしきい値電圧は消去された状態、すなわち "11" のデータに対応する-3  $V \sim -2$  V のしきい値電圧分布でそのまま維持される。

【0025】第2プログラムサイクル(B)が始まると、"0"がラッチされているラッチQ2を選択するための信号PGM2が論理"ロー"レベルから論理"ハイ"レベルに遷移する。これにより、選択されたビットラインBL1はトランジスタT1-14を通じて接地電圧レベルを有する。この後、選択されたメモリセルが接続される選択されたワードラインに高電圧が印加される。所定の時間が経過した後、選択されたメモリセルが要求されるしきい値電圧(例えば、 $1.6V\sim2.0V$ )までプログラムされたかどうかを検証するためのプログラム検証動作が遂行される。

【0026】プログラム検証のための感知動作が遂行されるとき、信号PGM1、PGM2、BLLVLは論理 "ロー"レベルにそれぞれ維持される。選択されたメモリセルが十分にプログラムされると、ビットラインBL1は感知動作の結果として続けて電源電圧レベルとなり、その結果、トランジスタT1-17はターンオンされる。このとき、図3に示したように、第2プログラム サイクル(B)のプログラム検証区間内でラッチ活性化 信号  $\phi$  V 2 がパルス形態に活性化されると、ラッチQ2の論理状態は"0"から"1"に反転される。その反対に、前記選択されたメモリセルが十分にプログラムされないと、選択されたビットラインBL1は接地電圧レベルに維持され、その結果、ラッチQ2の状態は反転されない。この場合、ラッチQ2によるプログラム動作及び

10

プログラム検証動作は選択されたメモリセルが十分にプログラムされるまで、または定められたプログラム回数だけ反復的に遂行される。第2プログラムサイクル

(B) が終了した後、図 6 (A) 及び図 6 (B) に示すように、前記選択されたメモリセルは"01"のデータに対応する1.6  $V \sim 2.0$  V のしきい値電圧分布を有する。

【0027】継続して第3プログラムサイクル(C)が始まると、ラッチQ1を選択するための信号PGM1が論理 "ロー"レベルから論理 "ハイ"レベルに遷移する。これにより、選択されるビットラインBL1はトランジスタT1-16を通じて電源電圧レベルを有する。したがって、選択されたビットラインBL1がプログラム禁止状態の電源電圧レベルに維持されるので、選択されたメモリセルは第3プログラムサイクル(C)の間プログラム禁止される。結果的に、第3プログラムサイクル(C)が終了した後、選択されたメモリセルは以口でラムされた状態、すなわち "01"のデータに対応する1.6 V  $\sim$  2.0 Vのしきい値電圧分布を有する。【0028】ラッチQ2、Q1にデータ "11"がローディングされる場合、第1、第2、及び第3プログラムサイクル(A)、(B)、(C)で選択されたビットラ

ディングされる場合、第1、第2、及び第3プログラム サイクル (A)、(B)、(C)で選択されたビットラ インBL1がプログラム禁止状態の電源電圧レベルに維 持されるので、選択されたメモリセルは消去された状態 に続けて維持される。すなわち、選択されたメモリセル は図5 (A) 及び図5 (B) に示すように、-3 V~-2 Vのしきい値電圧分布を有する。また、ラッチQ2、 Q1にデータ"10"がローディングされる場合、"0 0"のデータをプログラムする動作で説明したように、 第1プログラムサイクルでラッチQ1の状態が"0"か ら"1"に反転されるので、前記選択されたメモリセル は第2及び第3プログラムサイクル(B)、(C)でプ ログラム禁止される。つまり、選択されたメモリセルは 0.4 V ~ 0.8 Vのしきい値電圧分布を有する。このよ うな一連の過程を通じて、2ビットデータに対するプロ グラムが終了する。

[0029]

【発明が解決しようとする課題】上述したプログラム動作で、選択されたメモリセルのプログラムデータによるしきい値電圧の変化を図 5 及び図 6 に示す。データ " 0 1"に対するしきい値電圧変化を示す図 6 (A)及び図 6 (B)を参照すれば、選択されたメモリセルが第1プログラムサイクル (A)でプログラム禁止されるので、選択されたメモリセルのしきい値電圧は第2プログラムサイクルが遂行されるとき、-3  $V \sim -2$  V のしきい値電圧分布で 1.6  $V \sim 2.0$  V のしきい値電圧分布に移動される。すなわち、選択されたメモリセルのしきい値電圧分布に移動される。すなわち、選択されたメモリセルのしきい値電圧が " 1 0"のデータに対応するしきい値電圧分布で " 0 1"のデータに対応するしきい値電圧分布に

接移動される。このような理由なので、"01"のデータをプログラムするのに必要な時間(プログラム時間)は段階的にまたは順次にプログラムされるメモリセル(例えば、"00"のデータに対する説明を参照)に比べて一層長くなる。したがって、図6(A)に点線で示すように、"01"のデータにプログラムされたメモリセルのしきい値電圧分布( $1.5 V \sim 2.1 V$ )は要求される値( $1.6 V \sim 2.0 V$ )より広く分布され、しきい値電圧分布間のマージン(例えば、"10"に対応するしきい値電圧分布と"01"に対応するしきい値電圧分布と"01"に対応するしきい値電圧分布と"00"に対応するしきい値電圧分布との間のマージン、または"01"に対応するしきい値電圧分布と"00"に対応するしきい値電圧分布との間のマージン)が減少する。これは、読出し失敗(read fail)の原因となる。

【0030】したがって本発明の目的は、プログラム以後しきい値電圧間のマージンを一定に維持させる不揮発性半導体メモリ装置およびそのプログラム方法を提供することにある。また本発明の目的は、メモリセルを要求されるしきい値電圧までプログラムしようとするとき、メモリセルのしきい値電圧が各プログラムデータに対応20するしきい値電圧に順次に移動されるようにする不揮発性半導体メモリ装置およびそのプログラム方法を提供することにある。

#### [0031]

【課題を解決するための手段】本発明では、一つのメモリセルにプログラムされる情報(例えば、2ビットデータ)を貯蔵する貯蔵回路及びこの貯蔵回路に貯蔵されたデータビットの論理状態を判別するプログラムデータ判別回路を含む。プログラムデータ判別回路は、貯蔵回路に貯蔵されたデータビットのうち少なくとも一つが前記メモリセルのプログラムを示すかどうかを判別し、その判別結果にしたがってビットラインをプログラム電圧(例えば、接地電圧レベル)とプログラム禁止電圧(例

(例えば、接地電圧レベル)とプログラム禁止電圧(例 えば、電源電圧レベル)のうちの一つに設定する。

【0032】上記のような本発明によると、貯蔵回路に 貯蔵されたデータビットの論理状態に関係なくメモリセ ルを各プログラムサイクルで要求されるしきい値電圧に プログラムすることができる。

#### [0033]

【発明の実施の形態】以下、本発明の望ましい実施の形態を添付の図面を参照して詳細に説明する。図7は、NAND型フラッシュEEPROMセルを利用してメモリセル当たり2ビット情報を貯蔵する本発明によるメモリ装置を示す回路図である。同図のメモリ装置はそれぞれが複数の直列接続されるメモリセルを有する2つのメモリセルストリングを含む。ここで、各ストリングのメモリセルは参照符号MC1-1~MC1-4またはMC1-5~MC1-8でそれぞれ示す。ストリング選択トランジスタST1、ST2は各ストリングと関連したビットライン間に接続される。このストリング選択トランジス

12

タST1、ST2は行デコーダ回路100に接続されるストリング選択ライン信号SSLの論理状態によりターンオン/オフされ、対応するストリングとビットラインを電気的に接続する。接地選択トランジスタGT1、GT2は各ストリングと共通ソースラインCSLとの間に配列され、前記行デコーダ回路100からの接地選択ライン信号GSLの論理状態によりターンオン/オフされる。空乏型トランジスタDT1またはDT2は、高電圧が対応するビットラインに印加されることを防止するためのものである。

【0034】ビットライン選択トランジスタBLST1 またはBLST2は対応するビットラインBL1、BL 2にそれぞれ接続されている。各ピットライン選択トラ ンジスタBLST1、BLST2はビットライン選択信 号A9またはA9bに応答して各ビットラインを選択す る。信号ラインBLLVLは伝達ゲートTG1、TG2 を通じてビットラインBL1、BL2のそれぞれに接続 されている。各伝達ゲートTG1、TG2はビットライ ン選択信号A9、A9bに応答して信号ラインBLLV しからの信号を選択されないビットラインに印加する。 この信号はプログラム及び読出し動作で選択されないビ ットラインにプログラム禁止電圧(例えば、電源電圧V c c) を供給する一方、消去動作でフローティング状態 に維持される。このトランジスタBLST1、BLST 2と伝達ゲートTG1、TG2はビットライン選択回路 を構成する。

【0035】負荷トランジスタとして動作するPMOSトランジスタMP1は読出し動作で基準電圧Vrefを基にして選択されたビットラインに定電流を供給するためにビットラインBL1、BL2に共通に接続されている。この基準電圧Vrefを生成するための回路の一例が、米国特許番号第5,748,529の「INTEGRATEDCI RCUIT MEMORY DEVICES HAVING DIRECT READ CAPABILITY」に開示されている。

【0036】本発明によるメモリ装置は各ビットラインBL1、BL2に対応し、2つのラッチされたインバータINV1とINV2、INV3とINV4で構成されるラッチ回路LT2、LT1を含む。各ラッチ回路LT1、LT2はプログラム動作で外部から印加されるデータをラッチし、読出し動作で読み出されたデータをラッチする。対応する入出力ラインI/O1、I/O2にそれぞれ接続されるラッチ回路LT1、LT2のノードQN1、QN2は読出し動作が遂行される直前に対応するNMOSトランジスタMN8、MN9を通じて初期化され、トランジスタMN8、MN9は初期化信号PBsetの論理状態によりターンオン/オフされる。ラッチ回路LT1、LT2は貯蔵回路を構成する。

5~MC1-8でそれぞれ示す。ストリング選択トラン 【0037】図7のメモリ装置において、貯蔵制御回路 ジスタST1、ST2は各ストリングと関連したビット を構成する複数個のNMOSトランジスタMN1~MN ライン間に接続される。このストリング選択トランジス 50 7が更に設けられ、読出し動作で選択されたビットライ ンレベルにしたがってラッチ回路LT1、LT2のラッチ状態を反転させ、あるいはそのまま維持させる。このような機能は、ラッチ活性化信号  $\phi$  V 2、  $\phi$  V 1、  $\phi$  R 1により制御される。このラッチ活性化信号  $\phi$  V 2、  $\phi$  V 1、  $\phi$  R 1は読出し動作が開始され、所定の時間が経過した後にラッチ状態の反転が要求される時点でパルス形態に活性化される。

【0038】本発明の望ましい実施形態によるメモリ装 置は、プログラムデータ判別回路を構成するNORゲー トNOR及びNMOSトランジスタMN10を更に含 む。NORゲートNORの一入力端子はラッチ回路LT 1の反転ノード/QN1に接続され、他の入力端子はラ ッチ回路LT2の反転ノード/QN2に接続される。N MOSトランジスタMN10において、ソースはビット ラインBL1、BL2に接続され、ドレインはNORゲ ートNORの出力端に接続され、ゲートは信号ラインS LTに接続される。信号SLTはプログラムが遂行され る間、各プログラムサイクルのプログラム区間で論理 "ハイ"レベルに維持される。このような構成による と、プログラムされるデータビットのうち少なくとも一 つが論理"ロー"レベルのとき(任意の選択されたセル がプログラムされることを示すとき)、選択されるビッ トラインは各プログラムサイクルのプログラム動作が遂 行されるときにNORゲートNOR及びNMOSトラン ジスタMN10を通じてプログラム電圧、ずなわち接地 電圧レベルに設定される。そして、プログラムされるデ ータビットがすべて論理"ハイ"レベルのとき(任意の 選択されるセルがプログラム禁止されることを示すと き)、選択されるビットラインは各プログラムサイクル のプログラム動作が遂行されるとき、プログラムデータ 判別回路によりプログラム禁止電圧、すなわち電源電圧 レベルに設定される。

【0039】ここで、他の論理ゲートを用いて上述したような機能を遂行するようにプログラムデータ判別回路を構成することは自明である。そして、図7には2つのビットラインのみを示したが、より多くのビットラインが設けられ、図示しないビットラインに関連した構成要素も図7に示した構成要素と同一に構成されることは、この分野で通常の知識を有する者には明らかなことである。

【0040】以下、本発明によるメモリ装置のプログラム動作及びプログラム検証動作を参照図面に基づいて詳細に説明する。図8は、本発明のプログラム動作及びプログラム検証動作を説明するためのタイミング図である。この分野で通常の知識を有する者にはよく知られているように、プログラム動作が遂行される以前にすべてのメモリセルのしきい値電圧はよく知られている消去方法により負のしきい値電圧を有する。この後、選択されたメモリセルに対するプログラムが、次のように遂行される。

14

【0041】まず、ビットライン選択信号A9、A9b により2つのビットラインBL1、BL2のうちいずれ か一つのビットラインBL1が選択されるとき、ライン BLLVLからの電源電圧Vccが選択されないビット ラインBL2に印加される。その結果、選択されないビ ットラインBL2に関連したメモリセルがプログラムさ れることを防止可能である。その次に、選択されたビッ トラインBL1に関連したラッチ回路LT2、LT1に プログラムされるデータビットがローディングされる。 【0042】 ("11"のデータに対するプログラム及 びプログラム検証動作〉"11"のデータがラッチ回路 LT2、LT1にローディングされると仮定する。この 仮定下で、第1プログラムサイクル(A)が始まると、 図8に示すように、信号SLTが論理"ロー"レベルか ら論理"ハイ"レベルに遷移する。これにより、NMO SトランジスタMN10はターンオンされ、NORゲー トNORの出力端は前記選択されたビットラインBL1 に接続される。NORゲートNORの入力端子が論理 "ロー"レベルのラッチ状態を有する反転ノード/QN 2、/QN1にそれぞれ接続されているので、NORゲ ートNORの出力は論理"ハイ"レベルとなる。つま り、選択されたビットラインBLlはNORゲートNO R及びNMOSトランジスタMN10を通じて電源電圧 レベル、すなわちプログラム禁止電圧に設定される。

【0043】この後、選択されたメモリセルが接続され る選択されたワードライン(ワードラインは図7に参照 符号WL1~WL16で示す)に高電圧が印加される。 所定時間が経過した後、選択されたメモリセルはビット ラインBL1がプログラム禁止電圧Vccに維持される ので、消去された状態に維持される。したがって、プロ グラム検証動作の結果として、ラッチ回路LT2、LT 1のノードQN2、QN1は初期にローディングされた 論理状態"11"に維持される。第1プログラムサイク ル (A) と同様に、前記選択されたビットラインBL1 は第2及び第3プログラムサイクル(B)、(C)でプ ログラム禁止電圧を有し、その結果、ラッチ回路LT 2、LT1のノードQN2、QN1は初期にローディン グされた論理状態"11"に維持される。すなわち、図 9 (A) 及び図9 (B) に示すように、選択されたメモ リセルは"11"のデータに対応するしきい値電圧分布 -3V~-2Vを有する。

【0044】 く"10"のデータに対するプログラム動作及びプログラム検証動作>"10"のデータビットがラッチ回路LT2、LT1にローディングされる場合、プログラム及びプログラム検証動作は、次のようである。まず、第1プログラムサイクル(A)が始まると、信号SLTが論理"ロー"レベルから論理"ハイ"レベルに遷移し、その結果、NMOSトランジスタMN10はターンオンされる。このとき、NORゲートNORの出力端は前記選択されたビットラインBL1に接続され

る。NORゲートNORの入力端子が論理 "ロー"レベル及び論理 "ハイ"レベルのラッチ状態を有する反転ノード/QN2、/QN1にそれぞれ接続されているので、NORゲートNORの出力は論理 "ロー"レベルとなる。つまり、選択されたビットラインBL1はNORゲートNOR及びNMOSトランジスタMN10を通じて接地電圧レベル(プログラム電圧)に設定される。この後、選択されたメモリセルが接続される選択されたフードラインに高電圧が印加される。所定時間が経過に、の後、選択されたメモリセルが消去状態のしきい値電圧(例えば、-3V-2V)から要求されるしきい値で、低級式、-3V-2V)から要求されるしきい値でで、例えば、-3V-2V)から要求されるしきい値でで、例えば、-3V-2V)から要求されるしきいが消去状態のからでである。

【0045】プログラム検証のための感知動作が遂行されるとき、信号SLT、BLLVLは論理 "ロー" レベルにそれぞれ維持される。選択されたメモリセルが十分にプログラムされると、ビットラインBL1は前記感知動作の結果として継続して電源電圧レベルに維持される。この選択されたビットラインBL1及びラッチ回路LT2のノードQN2がすべて論理 "ハイ" レベルなので、トランジスタMN3、MN4はすべてターンオンされる。このとき、第1プログラムサイクル(A)のプログラム検証区間内でラッチ活性化信号  $\phi$  V 1 がパルス形態に活性化されると、ラッチ回路LT1のノードQN1の論理状態は "0" から"1"に反転される。

【0046】一方、前記選択されたメモリセルが十分にプログラムされないと、ビットラインBL1は感知動作の結果として継続して接地電圧レベルに維持される。選択されたビットラインBL1及びラッチ回路LT2のノードQN2が論理 "ロー"レベル及び論理 "ハイ"レベルなので、トランジスタMN3はターンオフされ、状態で、第1プログラムサイクル(A)のプログラム検証区で、第1プログラムサイクル(A)のプログラム検証区で、第1プログラムサイクル(A)のプログラム検証区で、第1プログラムサイクル(A)のプログラム検証区で、第1プログラムサイクル(A)のプログラム検証をに活性化にされていた。ラッチ回路LT1のノードQN1の論理状態にある。上記したラッチ回路LT1によるプログラム動作及びプログラム検証動作は選択されたメモリセルが十分にプログラムされるまで(または、定められたプログラム回数だけ)反復的に遂行される。

【0047】上記第1プログラムサイクル(A)が終了した後、ラッチ回路LT2、LT1のラッチ状態が"10"から"11"に変化するので、選択されたメモリセルは上述したように第2及び第3プログラムサイクル(B)、(C)でプログラム禁止される。その結果、"10"に対するプログラムサイクルが遂行された後、図9(C)及び図9(D)に示すように選択されたメモリセルは0.4V~0.8Vのしきい値電圧分布を有す

【0048】 く"01"のデータに対するプログラム動 50 ベルなので、トランジスタMN1はターンオンされる。

16

作及びプログラム検証動作〉 "01"のデータがラッチ回路LT2、LT1にローディングされた後、信号SLTが論理 "ロー"レベルから論理 "ハイ"レベルに遷移することにより第1プログラムサイクル(A)が始まる。NMOSトランジスタMN10はこの信号SLTのローーハイ遷移によりターンオンされ、その結果、NORゲートNORの出力端は選択されたビットラインに入り、LT1の反転ノード/QN2、/QN1がそれぞれ論理 "ハイ"レベットラインに高電圧が印加される。

【0049】ここで、ラッチ回路LT1のノードQN1が論理"ハイ"レベルなので、選択されたメモリセルは不十分にプログラムされても第1プログラムサイクル

(A) で最初に遂行されるプログラム検証動作で十分に プログラムされると判別される(図示しないが、この分 野でよく知られているパス/フェール判別回路により判 別される)。したがって、第1プログラムサイクル

(A) のプログラム検証動作は遂行されない。この後、第1プログラムサイクル (A) が終了した後、選択されたメモリセルは $0.4V\sim0.8V$ のしきい値電圧分布を持ち、これを図10 (A) 及び図10 (B) に示す。

【0050】"01"に対する第2プログラムサイクル (B) が始まると、信号SLTは更に論理"ロー"レベ ルから論理 "ハイ" レベルに遷移し、その結果、NMO SトランジスタMN10はターンオンされる。このと き、NORゲートNORの出力端が選択されたビットラ インBL1に接続される。前記NORゲートNORの入 力端子が論理"ハイ"レベル及び論理"ロー"レベルの ラッチ状態を有する反転ノード/QN2、/QN1にそ れぞれ接続されているので、NORゲートNORの出力 は論理"ロー"レベルになる。つまり、選択されたビッ トラインBL1はNORゲートNOR及びNMOSトラ ンジスタMN10を通じて接地電圧レベルを有する。選 択されたメモリセルが接続される選択されたワードライ ンに高電圧が印加され、所定の時間が経過した後、選択 されたメモリセルが要求されるしきい値電圧(例えば、 1.6V~2.0V) までプログラムされたかどうかを検 証するためのプログラム検証動作が遂行される。

【0051】プログラム検証のための感知動作が遂行されるとき、信号SLT、BLLVLは論理"ロー"レベルにそれぞれ維持される。選択されたメモリセルが十分にプログラムされると、ビットラインBL1は感知動作の結果として続けて電源電圧レベルに維持される。選択されるビットラインBL1の論理状態が論理"ハイ"レベルなので、トランジスタMN1はターンオンされる。

この状態で、第2プログラムサイクル(B)のプログラム検証区間内でラッチ活性化信号  $\phi$  V 2 がパルス形態に活性化されるとき、ラッチ回路LT 2 のラッチ状態は "0"から"1"に反転される。

【0052】一方、もし選択されたメモリセルが十分にプログラムされないと、ビットラインBL1は感知動作の結果として継続して接地電圧レベルに維持される。選択されたビットラインBL1の論理状態が論理 "ロベルなので、トランジスタMN1はターンオフっれる。このような状態で、第2プログラムサイクル(B)のプログラム検証区間内でラッチ活性化信号  $\phi$  V 2 がパルス形態に活性化しても、ラッチ回路LT2のラッチ状態は反転されない。上述したラッチ回路LT2によメラログラム動作及びプログラム検証動作は選択されたメモリセルが十分にプログラムされるまで(または、定められたプログラム回数だけ)反復的に遂行される。

【0053】上述した第2プログラムサイクル(B)が 終了した後、ラッチ回路LT2、LT1のラッチ状態が "01"から"11"に変化されるので、選択されたメ モリセルは第3プログラムサイクル(C)でプログラム 禁止される。つまり、"01"に対する一連のプログラ ムサイクル (A) 、 (B) 、 (C) が遂行された後、選 択されたメモリセルは図10(A)及び図10(B)に 示したように 1.6 V ~ 2.0 V のしきい値電圧分布を有 する。本発明の"01"のデータに対するプログラム動 作及びプログラム検証動作によると、図10(A)及び 図10(B)から分かるように、選択されたメモリセル のしきい値電圧は第1プログラムサイクル (A)で"1 0"に対応するしきい値電圧分布(0.4 V~0.8 V) に移動され、第2プログラムサイクル(B)で"01" に対応するしきい値電圧分布(1.6 V~2.0 V)に 移動される。すなわち、従来技術によるメモリ装置とは 違って、選択されたメモリセルは"10"のデータに対 応するしきい値電圧分布にプログラムされる。プログラ ムされるメモリセルのしきい値電圧が順次に移動される ことにより、プログラム時間が長くなることと、しきい 値電圧分布が広くなることを防止することが可能であ る。つまり、"10"及び"01"のデータに対応す る、そして"01"及び"00"のデータに対応するし きい値電圧分布間のマージンを一定に維持することがで きる。

【0054】 く"00"のデータに対するプログラム動作及びプログラム検証動作〉"00"のデータがラッチ回路LT2、LT1にローディングされると仮定する。このような仮定下で、第1プログラムサイクル(A)が始まると、信号SLTが論理"ロー"レベルから論理"ハイ"レベルに遷移し、これは図8に示すようである。これにより、NMOSトランジスタMN10はターンオンされ、NORゲートNORの出力端は選択されたビットラインBL1に接続される。NORゲートNOR

18

の入力端子が論理 "ハイ" レベルのラッチ状態を有する 反転ノード/QN2、/QN1にそれぞれ接続されているので、NORゲートNORの出力は論理 "ロー" レベルとなる。つまり、選択されたビットラインBL1はNORゲートNOR及びNMOSトランジスタMN10を通じて接地電圧レベルを有する。この後、選択されたワードラインに高電圧が印加される。所定の時間が経過した後、選択されたメモリセルが消去状態のしきい値電圧(例えば、-3 V~-2 V)で要求されるしきい値電圧(例えば、0.4 V~0.8 V)までプログラムされたかどうかを検証するためのプログラム検証動作が遂行される。

【0055】プログラム検証のための感知動作が遂行さ れるとき、信号SLT、BLLVLは論理"ロー"レベ ルにそれぞれ維持される。選択されたメモリセルが十分 にプログラムされないと、ビットラインBL1は感知動 作の結果として継続して接地電圧レベルに維持される。 このとき、選択されたビットラインBL1及びラッチ回 路LT2のノードQN2の論理状態が論理"ロー"レベ ルなので、トランジスタMN3、MN4はターンオフさ れる。したがって、図8に示すように、第1プログラム サイクル (A) のプログラム検証区間内でラッチ活性化 信号  $\phi$  V 1 がパルス形態に活性化しても、ラッチ回路 L T1のラッチ状態は反転されない。このラッチ回路LT 1によるプログラム動作及びプログラム検証動作は選択 されたメモリセルが十分にプログラムされるまで(また は定められたプログラム回数だけ)反復的に遂行され る。第1プログラムサイクル(A)が終了した後、図1 0 (C) 及び図10 (D) に示すように、選択されたメ モリセルはデータ "10" に対応する0.4 V~0.8 V のしきい値電圧分布を有する。

【0056】第2プログラムサイクル (B) が始まる と、信号SLTが論理"ロー"レベルから論理"ハイ" レベルに更に遷移し、これはNMOSトランジスタMN 10をターンオン状態にする。第1プログラムサイクル (A) と同様に、NORゲートNORの入力端子が論理 "ハイ"レベルのラッチ状態を有する反転ノード/QN 2、/QN1にそれぞれ接続されているので、NORゲ ートNORの出力は論理"ロー"レベルとなる。したが って、選択されたビットラインBL1はNORゲートN OR及びNMOSトランジスタMN10を通じて接地電 圧レベルを有する。この後、選択されたメモリセルが接 続される選択されたワードラインに高電圧が印加され る。所定の時間が経過した後、選択されたメモリセルが 要求されるしきい値電圧(例えば、1.6 V~2.0 V) までプログラムされたかどうかを検証するためのプログ ラム検証動作が遂行される。

【0057】プログラム検証のための感知動作が遂行されるとき、信号SLT、BLLVLは論理"ロー"レベルにそれぞれ維持される。選択されたメモリセルが十分

にプログラムされないと、ビットラインBL1は感知動作の結果として継続して接地電圧レベルに維持される。このとき、選択されたビットラインBL1の論理状態が論理 "ロー"レベルなので、トランジスタMN1はターンオフされる。したがって、図8に示したように、第2プログラムサイクル(B)のプログラム検証区間内でラッチ活性化信号 ØV2がパルス形態に活性化しても、ラッチ回路LT2の論理状態Q2は反転されない。このラッチ回路LT2によるプログラム動作及びプログラム検証動作は選択されたメモリセルが十分にプログラムされ 10るまで反復的に遂行される。

【0058】一方、選択されたメモリセルが十分にプログラムされるとき、選択されたビットラインBL1は電源電圧レベルとなり、その結果、トランジスタMN1はターンオンされる。第2プログラムサイクル(B)のプログラム検証区間内でラッチ活性化信号 & V 2がパルス形態に活性化されると、ラッチ回路LT2のラッチ状態は"0"から"1"に反転される。すなわち、第2プログラムサイクル(B)が終了した後、ラッチ回路LT2、LT1のラッチ状態は"00"から"10"に変化し、選択されたメモリセルは1.6 V~2.0 Vのしきい値電圧分布を有し、これを図10(C)及び図10(D)に示している。

【0059】 "00" のデータに対する第3プログラムサイクル(C)が始まると、NMOSトランジスタMN10は信号SLTのロー-ハイ遷移に応答してターンオンされる。NORゲートNORの入力端子が論理 "ロー"レベル及び論理 "ハイ"レベルのラッチ状態を有する反転ノード/QN2、/QN1にそれぞれ接続されているので、NORゲートNORの出力は論理 "ロー"レベルとなる。したがって、選択されたビットラインBL1はNORゲートNOR及びNMOSトランジスタMN10を通じて接地電圧レベルを有する。この後、選択されたメモリセルが接続される選択されたワードラインに高電圧が印加される。所定の時間が経過した後、選択されたメモリセルが要求されるしきい値電圧(例えば、2.8 V~3.2 V)までプログラムされたかどうかを検証するためのプログラム検証動作が遂行される。

【0060】プログラム検証のための感知動作が遂行されるとき、信号SLT、BLLVLは論理 "ロー" レベルにそれぞれ維持される。選択されたメモリセルが十分にプログラムされないと、ビットラインBL1は感知動作の結果として続けて接地電圧レベルに維持される。このとき、選択されたビットラインBL1の論理状態が論理 "ロー" レベルなので、トランジスタMN3はターンオフされる。したがって、図8に示したように、第3プログラムサイクル(C)のプログラム検証区間内でラッチ活性化信号  $\phi$  V 1 がパルス形態に活性化しても、ラッチ回路LT1のラッチ状態は反転されない。このラッチ回路LT1によるプログラム動作及びプログラム検証動

20

作は選択されたメモリセルが十分にプログラムされるまで反復的に遂行される。

【0061】選択されたメモリセルが十分にプログラムされるとき、選択されたビットラインBL1は電源電圧レベルとなり、その結果、トランジスタMN3はターンオンされる。そして、ラッチ回路LT2のノードQN2の論理状態が以前プログラムサイクル(B)で "0"から "1"に変化したので、トランジスタMN4もターンオンされる。このような状態で、第3プログラムサイクル(C)のプログラム検証区間内でラッチ活性化合号をV1がパルス形態に活性化されると、ラッチ回路LT1のラッチ状態は "0"から "1"に反転される。つ (C)及び図10(D)に示したように、ラッチ回路LT2、LT1のラッチ状態は "10"から "11"に変化され、選択されたメモリセルは2.8 V~3.2 Vのしきい値電圧分布を有する。

【0062】本発明のメモリ装置はマスクROM、EPROM、EEPROMを用いて具現され、本発明によるメモリ装置はセル当たり2ピットより多くのピットが貯蔵されるように拡張可能である。なお、本発明のメモリ装置はメモリセルが高いしきい値電圧から低いしきい値電圧にプログラムされる方法にも適用可能である。

[0063]

【発明の効果】上述したように、本発明によれば、任意の選択されたセルを消去された状態のしきい値電圧から目標しきい値電圧にプログラムしようとするとき、選択されたセルは消去された状態のしきい値電圧と目標しまい値電圧との間のしきい値電圧に対応して順次にプログラムされる。したがって、任意のデータ(例えば、"10")に対応するしきい値電圧を経ずにプログラムする従来技術と比較してみるとき、本発明によればプログラム時間が長くなり、あるいは目標しきい値電圧の分布が広くなることを防ぐことができる。つまり、しきい値電圧分布間のマージンを一定に維持できる効果がある。

【図面の簡単な説明】

【図1】従来技術による不揮発性半導体メモリ装置を示す回路図。

【図2】 プログラムされたデータによるメモリセルのしきい値電圧分布を示す図。

【図3】図1のメモリ装置のプログラム及びプログラム 検証動作に関連した信号を示すタイミング図。

【図4】 プログラム及び検証動作で図1の選択されたワードラインに印加される電圧を示す図。

【図5】プログラム動作で、図1によるメモリセルのプログラムデータ及びしきい値電圧の変化を示す図。

【図6】プログラム動作で、図1によるメモリセルのプログラムデータ及びしきい値電圧の変化を示す図。

【図7】本発明による不揮発性半導体メモリ装置の実施 の形態を示す回路図。


22


21

【図8】図7のメモリ装置のプログラム及びプログラム 検証動作に関連した信号を示すタイミング図。

【図9】プログラム動作で、図7によるメモリセルのプログラムデータ及びしきい値電圧の変化を示す図。 【図10】プログラム動作で、図7によるメモリセルのプログラムデータ及びしきい値電圧の変化を示す図。 【符号の説明】 \*BL1, BL2 ビットライン
WL1~WL16 ワードライン
MC1-1~MC1-8 メモリセル
LT1, LT2 ラッチ回路
NOR NORゲート
MN10 NMOSトランジスタ


【図1】






【図2】


(図4) のサイクル 5回 5回 5回








(,00,)

【図6】












【図10】







## フロントページの続き

(51) Int. Cl. 7

識別記号

F I G 1 1 C 17/00

ケーシュート(多

6 4 1